

《电子技术实验》课程实验报告

学院：物理学院

专业：物理学

年级：2023 级

实验人姓名（学号）：黄文熙（23305019）

2025 年 11 月 4 日 上午

实验五 门电路与组合逻辑电路

一、实验目的

- 1、熟悉基本门电路的逻辑功能。
- 2、掌握组合逻辑电路的功能测试及分析方法。
- 3、验证半加器和全加器电路的逻辑功能。
- 4、熟悉数据选择器的功能。

二、实验原理

1. 门电路

在现代数字系统中，如计算机、数字通讯、控制系统、数字化仪表中，门电路是应用十分广泛的电路。所谓“门”就是一种开关，它能按照一定条件（逻辑关系）去控制信号导通与截止。最基本的门电路逻辑器件有“与”门，“或”门，“非”门，“与非”门、“或非”门和“异或”门。

集成逻辑器件通常在单片内集成多个相同功能的门电路模块，本实验使用的包括二输入四与非门 74LS00、二输入四或非门 74LS02、六非门 74LS04、四输入双与非门 74LS20、十输入与或非门 74LS54、二输入四异或门 74LS86 等，电路芯片的管脚与其中的逻辑功能如图 8 所示，实验时根据需要进行选择其中的逻辑门连入电路。


2. 组合逻辑电路

组合逻辑电路一般是由若干基本逻辑门组合而成的。其中既无从输出到输入的任何反馈电路，也不包含可以存储信号的记忆器件。它在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关。

根据给定的组合逻辑电路，求得电路逻辑功能的过程即为组合逻辑电路的分析。

组合逻辑电路的分析，一般可按以下步骤进行。

1. 根据给定的逻辑电路，写出逻辑函数表达式。
2. 化简逻辑电路的输出函数表达式。
3. 根据化简后的逻辑表达式列出真值表。
4. 确定给定电路的逻辑功能。



组合逻辑电路的设计过程与分析过程相反。它主要是根据实际的逻辑问题，设计出满足要求的逻辑电路，找出用最少的逻辑门来实现给定的逻辑功能的方案。

组合逻辑电路的设计一般步骤如下：

1. 分析设计要求，根据实际逻辑问题确定输入、输出变量，并定义变量状态的含义，列真值表。
2. 由真值表写出逻辑表达式，并根据需要应用公式法或卡诺图法进行化简。
3. 根据使用逻辑门的数量等因素找到适当形式的逻辑函数表达式，画出逻辑电路图。

3. 译码器电路

译码器是一类重要的组合逻辑电路。译码是编码的逆过程。在编码时，每一种二进制代码状态，都赋予了特定的含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。根据需要，输出信号可以是脉冲，也可以是高电平或者低电平。译码器的种类很多，最常用的是二进制译码器，它把二进制代码的各种状态，按其原意翻译成对应输出信号的电路，叫做二进制译码器。也称为变量译码器，因为它把输入变量的取值全翻译出来了。如图 9-11 所示是其示意框图， $A_0, A_1, \dots, A_{n-1}$ 是 n 位二进制代码、 $Y_0, Y_1, \dots, Y_{m-1}$ 是 m 个输出信号，在二进制译码器中， $m = 2^n$ 。




图 9-11 3 位二进制译码器

3.1.3 3 位二进制译码器

严格地讲，不知道编码是无法译码的，不过在二进制译码器中，一般情况下都把输入的二进制代码状态当成二进制数，输出就是相应十进制数的数值，并用输出信号的下标表示。表 1 是 3 位二进制译码器的真值表，输入是 3 位二进制代码 $A_2A_1A_0$ ，输出是其状态译码 $Y_0\sim Y_7$ 。

表 9-10 3 位二进制译码器的真值表

输入			输出							
A_2	A_1	A_0	Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

由表 9-10 所示真值表可直接得到逻辑表达式为：

$$Y_0 = \bar{A}_2\bar{A}_1\bar{A}_0 \quad Y_1 = \bar{A}_2\bar{A}_1A_0$$

$$Y_2 = \bar{A}_2A_1\bar{A}_0 \quad Y_3 = \bar{A}_2A_1A_0$$

$$Y_4 = A_2\bar{A}_1\bar{A}_0 \quad Y_5 = A_2\bar{A}_1A_0$$

$$Y_6 = A_2A_1\bar{A}_0 \quad Y_7 = A_2A_1A_0$$

根据上述逻辑表达式画出的逻辑图见图 9-12




图 9-12 3 位二进制译码器

由于译码器各个输出信号逻辑表达式的基本形式是有关输入信号的与运算，所以它的逻

辑图是由与门组成的阵列，这也是译码器基本电路结构的一个显著特点。

如果把图 2 所示电路的与门换成与非门，同时把输出信号写成反变量，那么所得到的就是由与非门构成的输出为反变量（低电平有效）的 3 位二进制译码器，如图 9-13 所示。




图 9-13 与非门组成输出低电平有效的 3 位二进制译码器

3 位二进制译码器又叫做 3 线-8 线译码器，因为它是 3 根输入线、8 根输出信号线。

4. 数据选择器电路及其设计思路

数据选择器是另一类重要的组合逻辑电路。在多路数据传送过程中，能够根据需要将其中的任意一路挑选出来的电路，叫做数据选择器，也称为多路选择器或多路开关。

4.1. 逻辑抽象

(A). 输入、输出信号分析

输入信号：4 路数据，用 D_0 、 D_1 、 D_2 、 D_3 表示；两个选择控制信号，用 A_1 、 A_0 表示。

输出信号：用 Y 表示，它可以是 4 路输入数据中的任意一路，究竟是哪一路完全由选择控制信号决定。

示意框图如图 9-15 所示。




图 9-15 4 选 1 数据选择器示意框图

(B). 选择控制信号状态约定

令 $A_1A_0 = 00$ 时 $Y = D_0$ ， $A_1A_0 = 01$ 时 $Y = D_1$ ， $A_1A_0 = 10$ 时 $Y = D_2$ ， $A_1A_0 = 11$ 时 $Y = D_3$ 。

(C). 真值表

根据数据选择的概念和 A_1A_0 状态的约定，可列出如表 9-12 所示的真值表。

表 9-12 4 选 1 数据选择器的真值表

输入			输出
D	A ₁	A ₀	Y
D ₀	0	0	D ₀
D ₁	0	1	D ₁
D ₂	1	0	D ₂
D ₃	1	1	D ₃

4.2. 逻辑表达式

由表 9-12 所示真值表可以得到

$$Y = D_0 \bar{A}_1 \bar{A}_0 + D_1 \bar{A}_1 A_0 + D_2 A_1 \bar{A}_0 + D_3 A_1 A_0$$

4.3. 逻辑图

由Y的逻辑表达式可画出如图9-16所示的逻辑图。




图 9-16 4 选 1 数据选择器

三、实验内容及数据处理

1. 测试门电路逻辑功能

使用与非门 74LS00、按图 9-19、图 9-20 接线，将输入输出逻辑关系分别填入表 9-15、表 9-16 中，并写出中两个电路的逻辑表达式。

表 9-15

输入		输出
A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0




图 9-19




图 9-20

表 9-16

输入		输出	
A	B	Y	Z
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1


推导得到逻辑表达式：

图9-19: $Y = \overline{AB} \cdot \overline{AB} = \overline{AB} + \overline{AB}$


图9-20: $Y = \overline{A \cdot AB \cdot B \cdot AB} = \overline{AB} + \overline{AB}$ 、 $Z = AB$

仿真截图（可使用开关或Word Generator生成逻辑序列，LED指示灯或Logic Analyzer测量输出）：


使用与非门实现异或门的电路图：




对应的波形图：其中1、2为输入，7为输出



使用与非门实现异或门、与门的电路图：



对应的波形图：其中1、2为输入，7为输出 $Y = \bar{A}B + A\bar{B}$ ，5为输出 $Z = AB$



2. 利用与非门控制输出

用一片74LS00按图9-22接线，S接任一电平开关，用示波器观察S对输出脉冲的控制作用。









图 9-22

实验连线图：



实测结果波形图：

电路图	S	波形图
1	1	
1	0	
2	1	
2	0	


简述实验现象与脉冲的“控制”作用：

(1)对①电路，其相当于对S与输入信号进行与非计算：当S=0时，其取与后必定为0，进行非运算后，此时输出必为高电平；当S=1时，其取与后相当于输入电平，再取非即相当于输出与原输入信号相反的输出。


(2)对②电路，其相当于对 $\bar{S}$ 与输入信号进行与非计算：当S=1时， $\bar{S} = 0$ ，其取与后必定为0，进行非运算后，此时输出必为高电平；当S=0时， $\bar{S} = 1$ ，其取与后相当于输入电平，再取非即相当于输出与原输入信号相反的输出。

仿真截图：


对于电路图1，当S接在高电平，输出信号为输入信号的非




对于电路图1，当S接在低电平，输出信号一直处于高电平



对于电路图2，当S接在高电平，输出信号一直处于高电平



对于电路图2，当S接在低电平，输出信号为输入信号的非



3. 用与非门组成其它门电路并测试验证

3.1 组成或非门。

用一片二输入端四与非门组成或非门，给出表达式，画出电路图，测试并填表 9-17。

3.2 组成异或门。

将与非门表达式转化为异或门表达式，画出逻辑电路图，测试并填表 9-18。

表 9-17

输入		输出
A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

表 9-18


A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

推导得到逻辑表达式：


或非门： $Y = \overline{A + B} = \bar{A}\bar{B}$

异或门： $Y = \bar{A}B + A\bar{B}$


画出电路图（手绘或通过Multisim绘制）：



或非门波形图：其中8、10为输入，13为输出



异或门波形图：其中1、2为输入，7为输出



4. 加法器实验

4.1 用异或门（74LS86）和与非门（74LS00）组成的半加器的逻辑功能：

根据半加器的逻辑表达式可知。半加器Y是A、B的异或，而进位Z是A、B相与。故半加器可用一个集成异或门和二个与非门组成如图9-24。




图 9-24

用异或门和与非门接成以上电路。A、B 接电平开关 S，Y、Z 接电平显示。按表 9-20 要求改变 A、B 状态填表。实验连线图如图所示。






表 9-20

输入端	A	0	1	0	1
	B	0	0	1	1
输出端	Y	0	1	1	0
	Z	0	0	0	1

仿真截图：



波形图：其中1、2为输入，3为输出Y、4为输出Z




4.2 全加器的实现方法 1——最多使用 4 个门：全加器可以用两个半加器、两个与门和一个或门组成，在实验中，常用一块异或门、一个与或非门和一个与非门实现。

- 写出用异或门、与或非门和与非门实现全加器的逻辑表达式，画出逻辑电路图。
- 找出异或门、与或非门和与非门器件按自己画出的图接线。接线时注意与或非门中不用的与门输入端接地。
- 当输入端 A_i 、 B_i 及 C_{i-1} 为下列情况时，用万用表测量 S_i 和 C_i 的电位并将其转为逻辑状态填入表9-23。


表 9-23

输入端	A_i	0	0	0	0	1	1	1	1
	B_i	0	0	1	1	0	0	1	1
	C_{i-1}	0	1	0	1	0	1	0	1
输出端	S_i	0	1	1	0	1	0	0	1
	C_i	0	0	0	1	0	1	1	1


电路图：




实验电路连线图：



仿真截图：



波形图：



【选做】4.3 全加器的实现方法2——只使用与非门：写出图9-25电路的逻辑表达式。根据逻辑表达式列出真值表9-21，根据真值表画逻辑函数 S_i 、 C_i 的卡诺图。




图9-25

$$Y = \bar{A}B + A\bar{B}$$

$$Z = C_{i-1}$$

$$X_1 = \bar{C}_{i-1} + \bar{A}\bar{B} + AB$$

$$X_2 = \bar{Y}\bar{X}_1$$

$$X_3 = \bar{Z}\bar{X}_1 = \bar{C}_{i-1} + \bar{X}_1$$

$$S_i = (C_{i-1} + \bar{A}B + A\bar{B})X_1$$

$$C_i = \bar{X}_1 + AB$$

表 9-21

A_i	B_i	C_{i-1}	Y	Z	X_1	X_2	X_3	S_i	C_i
0	0	0	0	0	1	1	1	0	0
0	1	0	1	0	1	0	1	1	0
1	0	0	1	0	1	0	1	1	0
1	1	0	0	0	1	1	1	0	1
0	0	1	0	1	1	1	0	1	0
0	1	1	1	1	0	1	1	0	1
1	0	1	1	1	0	1	1	0	1
1	1	1	0	1	1	1	0	1	1

A_i	B_i, C_{i-1}			
	0 0	0 1	1 1	1 0
0	0	1	0	1
1	1	0	1	0

A_i	B_i, C_{i-1}			
	0 0	0 1	1 1	1 0
0	0	0	1	0
1	0	1	1	1

$$S_i = ABC_{i-1}$$

$$C_i = AB + (A + B)C_{i-1}$$


按原理图选择与非门并按线进行测试，验证表 9 结果是否正确。

实测真值表：


表 9-21

A_i	B_i	C_{i-1}	Y	Z	X_1	X_2	X_3	S_i	C_i
0	0	0	0	0	1	1	1	0	0
0	1	0	1	0	1	0	1	1	0
1	0	0	1	0	1	0	1	1	0
1	1	0	0	0	1	1	1	0	1
0	0	1	0	1	1	1	0	1	0
0	1	1	1	1	0	1	1	0	1
1	0	1	1	1	0	1	1	0	1
1	1	1	0	1	1	1	0	1	1

仿真截图：



波形图：



5. 译码器实验

- 5.1 译码器功能测试：将 74LS139 译码器按图 9-29 接线，按表 10 输入电平分别置位，填输出状态表。
- 5.2 将双 2-4 线译码器转换为 3-8 线译码器：画出转换电路图，接线并验证设计是否正确，设计并填写该 3-8 线译码器功能表，画出输入、输出波形。




图 9-29

实验连线图如图所示






表 9-24

输入			输出			
使能	选择					
G	B	A	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$
H	X	X	L	L	L	L
L	L	L	H	L	L	L
L	L	H	L	H	L	L
L	H	L	L	L	H	L
L	H	H	L	L	L	H


仿真截图：



波形图：




3-8线电路图：




设计并填写3-8线译码器真值表或波形图：

输入			输出							
C	B	A	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$	$\bar{Y}_4$	$\bar{Y}_5$	$\bar{Y}_6$	$\bar{Y}_7$
L	L	L	H	L	L	L	L	L	L	L
L	L	H	L	H	L	L	L	L	L	L
L	H	L	L	L	H	L	L	L	L	L
L	H	H	L	L	L	H	L	L	L	L
H	L	L	L	L	L	L	H	L	L	L
H	L	H	L	L	L	L	L	H	L	L
H	H	L	L	L	L	L	L	L	H	L
H	H	H	L	L	L	L	L	L	L	H

仿真电路：




波形图：其中8对应输入C、9对应输入A、10对应输入B



【选做】5.3 利用与非门等基本逻辑门电路，设计并搭建2-4线译码器（即74LS139一侧的功能）。绘制电路图，接线并验证设计是否正确，设计并填写逻辑真值表。


电路图：




逻辑真值表：

输入			输出			
使能	选择					
G	B	A	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$
H	X	X	L	L	L	L
L	L	L	H	L	L	L
L	L	H	L	H	L	L
L	H	L	L	L	H	L
L	H	H	L	L	L	H

仿真电路图：



波形图：其中3对应 A_0 、4对应 A_1



6. 数据选择器实验

6.1 数据选择器功能测试： 将双 4 选 1 数据选择器 74LS153 参照图 9-30 接线，测试其功能并填写功能表 9-25。

6.2 数据选择器的选通功能： 将实验箱脉冲信号源中固定连续脉冲 4 个不同频率的信号接到数据选择器 4 个输入端，将选择端置位，使输出端可分别观察到 4 种不同频率脉冲信号。




图 9-30

实验连线图如图所示




表 9-25

选择端		数据输入端				输出控制	输出
B	A	C ₀	C ₁	C ₂	C ₃	G	Y
X	X	X	X	X	X	H	L
L	L	L	X	X	X	L	L
L	L	H	X	X	X	L	H
L	H	X	L	X	X	L	L
L	H	X	H	X	X	L	H
H	L	X	X	L	X	L	L
H	L	X	X	H	X	L	H
H	H	X	X	X	L	L	L
H	H	X	X	X	H	L	H

不同选择端信号组合下，输出实测波形图：

G	A	B	Freq(kHz)	波形
0	0	0	25	
0	0	1	100	
0	1	0	50	
0	1	1	200	
1	0	0	Nan	
1	0	1	Nan	
1	1	0	Nan	
1	1	1	Nan	

【思考题】分析该频率信号的选通和实验步骤2利用与非门的控制有何不同和联系，两者可以用于数字系统中的什么场合。

数据选择器实际上是通过输入一个二进制数控制输出,从多个输入信号中选择输出一种信号,即把多条线路的输入选择输出至一条公共端上,其相当于一个单刀多掷开关。对于与非门控制,其实际上是将某个输入信号和控制端进行与运算后再进行非运算其选择性来源于任意逻辑变量与0取与非后均为1,任意逻辑变量与1取与非后相当于进行非运算,即反相,相当于一个进行反相运算的开关。

联系:

- ① 其均可以通过部分输入变量进行数据选择输出,通过某些输入变量控制器输出的变化,从而选择获取信号。
- ② 其均可视为开关,通过输入获取有效信号或无效信号,即达到通或断的效果。

不同:


- ① 数据选择器能够实现多信号的选择输出,而非门控制的仅能实现单个信号的输出有效或无效。
- ② 数据选择器直接输出其输入的信号,除了选择外不再进行操作,而非门输出会对输入信号取非再输出。
- ③ 数据选择器的无效输出为低电平(使能端为高电平时),而非门的无效输出为高电平,即对某信号与0进行与非操作,输出为1。

应用场合:

- (1) 数据选择器: 数据选择器又称为多路复用器,其可以组成信号传输系统的起始端,将多个数据信号的某一路信号连接到总线再进行传输。
- (2) 与非门: 实际上其即对两个输入信号进行与非运算,其在某信号输入为0时可当做高电平使用,而某端输入恒为1时作为非门使用。利用这些性质可以控制某些信号的输出,实现某些模块控制等电路。

【选做】6.3 利用与非门等基本逻辑门电路,设计并搭建4路数据选择器(即74LS153一侧的功能)。绘制电路图,接线并验证设计是否正确,设计并填写逻辑真值表。

电路图:




逻辑真值表：

表 9-25

选择端		数据输入端				输出控制	输出
B	A	C ₀	C ₁	C ₂	C ₃	G	Y
X	X	X	X	X	X	H	L
L	L	L	X	X	X	L	L
L	L	H	X	X	X	L	H
L	H	X	L	X	X	L	L
L	H	X	H	X	X	L	H
H	L	X	X	L	X	L	L
H	L	X	X	H	X	L	H
H	H	X	X	X	L	L	L
H	H	X	X	X	H	L	H

仿真截图：只使用与非门74LS00实现4选1数据选择器



四、实验总结与思考

在本次数字逻辑电路实验中，我们系统性地完成了一系列基础逻辑电路的设计、搭建与验证工作。首先，我们基于 74LS00 芯片中的与非门构建了基础逻辑电路，通过实际测试验证了芯片的门电路功能正常可用。在此基础上，我们运用逻辑代数知识对电路输出表达式进行了系统化简，得出对应的最简逻辑表达式，并通过 Multisim 仿真软件搭建了相同的电路模型。通过对比实测数据、理论分析和仿真结果，三者呈现出良好的一致性，验证了实验方法的可靠性。

随后，我们利用与非门实现了输出控制电路。通过详细测试和波形分析，我们深入探讨了该电路的控制机制。实验结果表明，该电路本质上是对两个输入信号进行与非运算后输出，并通过其中一端输入电平（0 或 1）实现对输出状态的有效控制。我们同时提供了实验测量波形和仿真波形作为佐证，清晰地展示了电路的工作特性。

在掌握基础门电路应用后，我们进一步运用与非门自主设计了或非门和异或门电路。通

过计算机辅助设计绘制了完整的逻辑电路图，并实际使用 74LS00 芯片进行电路搭建。我们系统测量了这两个衍生门电路的真值表，推导了相应的逻辑表达式，同时通过仿真电路进行了验证。实测数据表明，理论分析、实验测量和仿真结果完全吻合，证明了我们设计的正确性。

在此基础上，我们进阶实现了组合逻辑电路的设计。首先使用 74LS86 异或门和 74LS00 与非门构建了半加器电路，通过实验测量验证了其真值表符合设计要求。随后，我们创新性地设计了一个全加器电路，仅使用四个逻辑门（74LS86 异或门、74LS00 与非门和 74LS54 与或非门）就实现了完整功能。通过实验搭建和真值表测量，结合公式推导，验证了该设计的可行性。此外，我们还挑战性地仅使用与非门实现了全加器，通过详细分析各测量点的逻辑表达式和真值表，充分验证了其功能的正确性。这三个加法器电路均通过了仿真验证，理论、实验和仿真结果高度一致。

在译码器实验环节，我们首先验证了 74LS139 的 2-4 线译码功能，通过真值表测量确认了芯片性能。随后，我们创造性地采用一个非门（由与非门实现）扩展设计并实现了 3-8 线译码器，通过实验搭建和功能测试证明了设计的有效性。该设计同样通过了 Multisim 仿真验证，实现了理论、实验和仿真的统一。使用基本的与非门，实现了 2-4 译码器。

最后，在数据选择器实验中，我们重点研究了 74LS153 的功能特性。通过改变两个控制端的输入状态，成功实现了对不同输入变量的选择输出。我们创新性地使用波形发生器输入四种不同频率的信号，通过调节控制端实时切换输出波形频率，并借助示波器直观验证了其选择功能。使用基本的与非门，实现了 4 选 1 数据选择器。

仿真电路的搭建进一步佐证了实验结果的可靠性，实验现象、理论分析和仿真数据呈现出高度的一致性。整个实验过程环环相扣，由基础到复杂，不仅巩固了数字逻辑电路的基础知识，更培养了我们的创新设计能力和工程实践能力。通过理论分析、实验验证和仿真对比的三重检验，确保了所有实验结论的科学性和可靠性。

附实验预习报告

中山大学《电子技术实验》实验报告		门电路与组合逻辑电路	
《电子技术实验》课程实验报告			
学院: 物理学院	专业: 物理学	年级: 2023级	
实验人姓名(学号): 黄文熙 (23305019)			
2025年 11月 4日 下午 晚上			
实验五 门电路与组合逻辑电路			
一、实验目的			
1、熟悉基本门电路的逻辑功能。 2、掌握组合逻辑电路的功能测试及分析方法。 3、验证半加器和全加器电路的逻辑功能。 4、熟悉数据选择器的功能。			
二、实验原理			
1. 门电路			
在现代数字系统中,如计算机、数字通讯、控制系统、数字化仪表中,门电路是应用十分广泛的电路。所谓“门”就是一种开关,它能按照一定条件(逻辑关系)去控制信号导通与截止。最基本的门电路逻辑器件有“与”门,“或”门,“非”门,“与非”门、“或非”门和“异或”门。 集成逻辑器件通常在单片内集成多个相同功能的门电路模块,本实验使用的包括二输入四与非门 74LS00、二输入四或非门 74LS02、六非门 74LS04、四输入双与非门 74LS20、十输入与或非门 74LS54、二输入四异或门 74LS86 等,电路芯片的管脚与其中的逻辑功能如图 8 所示,实验时根据需要进行选择其中的逻辑门连入电路。			
2. 组合逻辑电路			
组合逻辑电路一般是由若干基本逻辑门组合而成的。其中既无从输出到输入的任何反馈电路,也不包含可以存储信号的记忆器件。它在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合,而与过去的输入值无关。 根据给定的组合逻辑电路,求得电路逻辑功能的过程即为组合逻辑电路的分析。 组合逻辑电路的分析,一般可按以下步骤进行。 1. 根据给定的逻辑电路,写出逻辑函数表达式。 2. 化简逻辑电路的输出函数表达式。 3. 根据化简后的逻辑表达式列出真值表。 4. 确定给定电路的逻辑功能。			
1			

三、实验内容及数据处理

1. 测试门电路逻辑功能

使用与非门 74LS00，按图 9-19、图 9-20 接线，将输入输出逻辑关系分别填入表 9-15、表 9-16 中，并写出中两个电路的逻辑表达式。




图 9-19

表 9-15

输入		输出
A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0




图 9-20

表 9-16

输入		输出	
A	B	Y	Z
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

推导得到逻辑表达式：

$$① Y = \overline{AB} + \overline{AB}$$

$$② Y = \overline{AB} + \overline{AB}$$

$$Z = AB$$

仿真截图（可使用开关或Word Generator生成逻辑序列，LED指示灯或Logic Analyzer测量输出）：

2. 利用与非门控制输出

用一片74LS00按图9-22接线，S接任一电平开关，用示波器观察S对输出脉冲的控制作用。




图 9-22

实测结果波形图:

简述实验现象与脉冲的“控制”作用:

仿真截图:

3. 用与非门组成其它门电路并测试验证

3.1 组成或非门。

用一片二输入端四与非门组成或非门，给出表达式，画出电路图，测试并填表 9-17。

3.2 组成异或门。

将异或门表达式转化为与非门表达式，画出逻辑电路图，测试并填表 9-18。

表 9-17

输入		输出
A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

表 9-18

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

推导得到逻辑表达式：

$$\bar{A} \cdot \bar{B}$$

$$\bar{A}B + A\bar{B}$$

画出电路图（手绘或通过Multisim绘制）：

4. 加法器实验

4.1 用异或门（74LS86）和与非门（74LS00）组成的半加器的逻辑功能：

根据半加器的逻辑表达式可知。半加器Y是A、B的异或，而进位Z是A、B相与。故半加器可用一个集成异或门和二个与非门组成如图9-24。




图 9-24

用异或门和与非门接成以上电路。A、B 接电平开关 S，Y、Z 接电平显示。按表 9-20 要求改变 A、B 状态填表。

表 9-20

输入端	A	0	1	0	1
	B	0	0	1	1
输出端	Y	0	1	1	0
	Z	0	0	0	1


仿真截图：

4.2 全加器的实现方法 2——最多使用 4 个门：全加器可以用两个半加器、两个与门和一个或门组成，在实验中，常用一块异或门、一个与或非门和一个与非门实现。

- 写出用异或门、与或非门和与非门实现全加器的逻辑表达式，画出逻辑电路图。
- 找出异或门、与或非门和与非门器件按自己画出的图接线。接线时注意与或非门中不用的与门输入端接地。
- 当输入端 A_i 、 B_i 及 C_{i-1} 为下列情况时，用万用表测量 S_i 和 C_i 的电位并将其转为逻辑状态填入表 9-23。

表 9-23

输入端	A_i	0	0	0	0	1	1	1	1
	B_i	0	0	1	1	0	0	1	1
	C_{i-1}	0	1	0	1	0	1	0	1
输出端	S_i	0	1	1	0	1	0	0	1
	C_i	0	0	0	1	0	1	1	1



【选做】4.3 全加器的实现方法 1——只使用与非门：写出图 9-25 电路的逻辑表达式。根据逻辑表达式列出真值表 9-21，根据真值表画逻辑函数 S_i 、 C_i 的卡诺图。




图 9-25

中山大学《电子技术实验》实验报告

门电路与组合逻辑电路

表 9-21

A_i	B_i	C_{i-1}	Y	Z	X_1	X_2	X_3	S_i	C_i
0	0	0	0	0	1	1	1	0	0
0	1	0	1	0	1	0	1	1	0
1	0	0	1	0	1	0	1	1	0
1	1	0	0	0	1	1	1	0	1
0	0	1	0	1	1	1	0	1	0
0	1	1	1	1	0	1	1	0	1
1	0	1	1	1	0	1	1	0	1
1	1	1	0	1	1	1	0	1	1

		B_i, C_{i-1}			
		0 0	0 1	1 1	1 0
A_i	0	0	1	0	1
	1	1	0	1	0

$S_i =$

		B_i, C_{i-1}			
		0 0	0 1	1 1	1 0
A_i	0	0	0	1	0
	1	0	1	1	1

$C_i =$

按原理图选择与非门并按线进行测试，验证表 9 结果是否正确。

实测真值表：

仿真截图：

5. 译码器实验

5.1 译码器功能测试：将 74LS139 译码器按图 9-29 接线，按表 10 输入电平分别置位，填输出状态表。

5.2 将双 2-4 线译码器转换为 3-8 线译码器：画出转换电路图，接线并验证设计是否正确，设计并填写该 3-8 线译码器功能表，画出输入、输出波形。

中山大学《电子技术实验》实验报告

门电路与组合逻辑电路





图 9-29

表 9-24

输入			输出			
使能	选择		$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$
G	B	A				
H	X	X	L	L	L	L
L	L	L	H	L	L	L
L	L	H	L	H	L	L
L	H	L	L	L	H	L
L	H	H	L	L	L	H

3-8线电路图:



设计并填写3-8线译码器真值表或波形图:

A, C 电平为 L. 输入波形, 输出波形.

输入			输出							
C	B	A	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$	$\bar{Y}_4$	$\bar{Y}_5$	$\bar{Y}_6$	$\bar{Y}_7$
L	L	L	H	L	L	L	L	L	L	L
L	L	H	L	H	L	L	L	L	L	L
L	H	L	L	L	H	L	L	L	L	L
L	H	H	L	L	L	H	L	L	L	L
H	L	L	L	L	L	L	H	L	L	L
H	L	H	L	L	L	L	L	H	L	L
H	H	L	L	L	L	L	L	L	H	L
H	H	H	L	L	L	L	L	L	L	H

【选做】5.3 利用与非门等基本逻辑门电路, 设计并搭建2-4线译码器(即74LS139一侧的功能)。绘制电路图, 接线并验证设计是否正确, 设计并填写逻辑真值表。

6. 数据选择器实验

6.1 数据选择器功能测试：将双4选1数据选择器74LS153参照图9-30接线，测试其功能并填写功能表9-25。

6.2 数据选择器的选通功能：将实验箱脉冲信号源中固定连续脉冲4个不同频率的信号接到数据选择器4个输入端，将选择端置位，使输出端可分别观察到4种不同频率脉冲信号。

【思考题】分析该频率信号的选通和实验步骤2利用与非门的控制有何不同和联系，两者可以用于数字系统中的什么场合。



图 9-30

表 9-25

选择端		数据输入端				输出控制	输出
B	A	C ₀	C ₁	C ₂	C ₃	G	Y
X	X	X	X	X	X	H	L
L	L	L	X	X	X	L	L
L	L	H	X	X	X	L	H
L	H	X	L	X	X	L	L
L	H	X	H	X	X	L	H
H	L	X	X	L	X	L	L
H	L	X	X	H	X	L	H
H	H	X	X	X	L	L	L
H	H	X	X	X	H	L	H

不同选择端信号组合下，输出实测波形图：

G A B
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

25kHz
100kHz
50kHz
200kHz

【选做】6.3 利用与非门等基本逻辑门电路，设计并搭建4路数据选择器（即74LS153一侧的功能）。绘制电路图，接线并验证设计是否正确，设计并填写逻辑真值表。